DS878是一种高速直接数字合成器（DDS），频率调谐分辨率为32位，ROM相位分辨率为13位，DAC振幅分辨率为11位。DAC的模拟输出可在正常保持模式（用于第一奈奎斯特波段）和归零模式（用于第一、第二和第三奈奎斯特波段）操作之间选择。在DAC的正常保持模式下，可产生高达1.8GHz附近的第一奈奎斯特波段（以3.6GHz的时钟速率），或在DAC的归零模式下产生高达5.4GHz的第三奈奎斯特波段。初始相位可以重置为零度开始。该芯片有一对互补的模拟输出，带有50-∧的背面终端。输出波形的频率可由32个频率控制位Vi[0:31]控制。DS878可接受差分时钟输入或单端时钟输入，具有50-∧片上后端终端和用户定义的阈值。频率分辨率位接受LVTTL或CMOS输入电平。差分同步输入SyncI_P/N为多个芯片应用提供同步，并启动每个芯片准备好接受频率字输入。同步选通输入由内部产生的除以8时钟的过渡边锁存，这些时钟也被发送到输出引脚SyncO_P/N。SyncO_P/N可作为参考，将频率字和频闪信号输入定时对准同步到内部除以8个时钟，以正确锁存。复位是异步的，以最小化模拟输出有效性的时钟延迟。对内部定时进行了优化，以避免在频率字转换期间或重置后时钟打滑。只需要一个-5V电源。

主要特点

•32位频率调谐字

•13位ROM相位地址分辨率

•片上11位DAC

•时钟频率高达4.5 GHz

•模拟输出可在正常保持格式和归零格式之间选择

•正弦波产生高达2.25 GHz的第一奈奎斯特频带用于正常保持模式或6.75 GHz第三奈奎斯特波段用于归零模式。

•在4 GHz时钟速率下，宽带最差SFDR接近50 dBc（直流至2 GHz带宽）

•带50Ω背面终端的互补模拟波形输出

•同步P/N同步多个芯片应用

•SyncO_P/N为数据加载和同步选通信号提供参考。

•LVTTL/CMOS数字模式控制输入

•异步复位（RST）引脚启动0相（IQSL=低）或90（IQSL=高）启动状态

•选通输入（STRB U P/N），以更新频率字和DAC输出频率

•宽数据加载窗口允许DS878由存储器、微控制器、FPGA或DSP芯片控制，以最快8个时钟周期更新频率字，而不会在频率转换期间出现时钟滑动或故障

•单个-5V电源的功耗为4.3W

•64针QFN 9x9封装