DDS评估板EUVIS

发布时间:2024-10-16 17:22:54     浏览:10817

EUVIS的DDS评估板提供用户评估高速直接数字频率合成器Euvis DS85x的性能。输入以及用于频率控制的32位单端数字信号VIN0~VIN31、适用于累加器复位的复位信号RST、专用于频率控制输入实现选通的选通信号STRP和一对差分时钟信号。除时钟信号外,所有输入信号都由PC根据USB接口调节。时钟输入对允许时钟源以单端或差分方式与SMA连接器一起展现。评估板的输出由一对差分模拟输出OUTP/OUTN和累加器的实施信号COUT组成。

评估板具备USB兼容接口,通过此接口,配套应用程序为用户提供调节DDS的方便方法。

EUVIS.jpg

主要特征

·32位频率调谐字

·具备10位线性的片上DAC

·带50 O后端的互补模拟波形输出

·相位累加器的进位位射频输出

·在2 GHz时钟频率下,最差SFDR>50 dBc(DC至1 GHz带宽)

·TTL/CMOS数字模式控制输入

·重置(RST)管脚以启动0相启动状态

·高速选通LVPECL或LVDS兼容输入(STRP/N),适用于调整DDS输出频率

·64管脚QFN封装

深圳市立维创展科技是EUVIS的代理经销商,主要提供EUVIS的全球顶尖的高速数模转换DAC、直接数字频率合成器DDS、复用DAC的芯片级产品,以及高速采集板卡、动态波形发生器等产品,原装现货,价格优势,欢迎咨询。

推荐资讯

  • ​EV12AS200A的采样延迟微调如何提升相位精度?
    ​EV12AS200A的采样延迟微调如何提升相位精度? 2025-08-01 16:40:20

    EV12AS200A 的“采样延迟微调”功能通过在 ADC 采样时钟路径插入步进 24 fs 的可编程延迟线,将不同通道或芯片采样沿对齐,降低时钟分布歪斜、孔径抖动、热漂移等带来的相位误差。24 fs 步进对应 3 GHz 下约 0.5°相位误差,能显著提升相控阵等系统的相位精度。

  • ​如何减小DAC电路的耦合影响?
    ​如何减小DAC电路的耦合影响? 2025-07-28 16:27:32

    减小 DAC 电路耦合影响对确保信号精度和稳定性至关重要,可通过多方面系统解决:电源设计上,为模拟和数字部分提供独立低噪声电源,做好电源去耦与滤波;地线布局采用星形接地,多层 PCB 中分割地平面并合理跨接;